第二章计算机硬件基础知识（1~2 分）

约 7371 字大约 25 分钟

2026-10-04

考试占 1~2 分，但知识点密度全书排得上号：概念对比 + 六大计算双线作战。六节地图：体系结构概述 → 存储系统 → I/O 技术 → 总线 → 嵌入式 → 可靠性与性能评测

知识讲解

一、计算机体系结构概述

1. Flynn 分类法：按「指令流 × 数据流」分四家

类型	全称	一句话	代表
SISD	单指令流单数据流	一条指令对一个数据	传统单处理器
SIMD	单指令流多数据流	一条指令对一批数据	GPU、阵列机
MISD	多指令流单数据流	理论模型，几乎无实际应用	—
MIMD	多指令流多数据流	各干各的，并行执行	多核计算机

2. 多核处理器三种结构

结构	特点	一句话
SMP 对称多处理	一个 OS 同等管所有核，应用不绑核	目前最常用
BMP 绑定多处理	一个 OS 管所有核，但每个应用只能在指定核跑	应用有「专属座位」
AMP 非对称多处理	多个核可跑不同 OS，主核控制从核	有「大王」和「小兵」

注意：三种结构硬件组成不同，不是纯软件差异。

3. 计算机系统六级层次

硬联逻辑（第0级）→ 微程序机器（第1级，微程序由硬件直接执行）→ 传统机器（第2级）→ 操作系统机器（第3级）→ 汇编语言机器（第4级）→ 高级语言机器（第5级）→ 应用语言机器（第6级）。

4. CPU 里的寄存器分工

部件	存什么	关键词
程序计数器 PC	下一条指令的地址	取指令先送它上地址总线
指令寄存器 IR	取回来的指令本身	存指令不存地址
通用寄存器 GR	数据暂存、参与运算	打杂的
状态寄存器 PSW	标志位（中断/溢出等）	CPU 的心情表

控制器：负责取指令、协调各部件（指令从主存取出送执行单元就是它干的）
地址译码器：在内存 / I/O 里，不属于 CPU
GPU 是 SIMD 架构，计算单元多、控制单元简单

5. 流水线技术（★必考计算）

万能公式：

T_{总} = 第一条指令完整时间 + (n-1) \times 最长段时间

吞吐率 = 任务数 ÷ 总时间
加速比 = 顺序执行总时间 ÷ 流水线总时间
各段等长时间 t 时： $T = (k+n-1) \times t$ （k 为段数）

6. RISC vs CISC

特性	CISC 复杂	RISC 精简
指令数目	多	少
指令长度	可变长	等长为主
寻址方式	丰富	尽量少
控制器	微程序控制器	组合逻辑控制器
编程	灵活省代码	代码量更大

RISC-V 是开源指令集（不是 x86 家族）；x86 基于 CISC，ARM 是基于 RISC 的商业架构。

7. 寻址方式速度排序

立即寻址 > 寄存器寻址 > 直接寻址（操作数直接在指令里最快；寄存器不用访存；直接寻址要访主存）。寄存器间接寻址：操作数在主存，地址放在寄存器里。

二、存储系统

1. 四种存取方式

存取方式	访问特性	代表介质
顺序存取	按线性顺序一段段读	磁带
直接存取	直接定位到数据块	磁盘 HDD
随机存取	给地址直接访问任意单元	主存 DRAM
相联存取	按内容（而非地址）查找	Cache

2. 透明性（考过多次）

Cache 存储系统（Cache+主存）：对系统程序员、应用程序员都透明
虚拟存储系统（主存+辅存）：对应用程序员透明，对系统程序员不透明（要配地址转换）

3. Cache 地址映射：冲突概率直接 > 组相联 > 全相联

直接映射：主存块只能去 Cache 唯一指定块（冲突最多）
全相联：随便放（冲突最少）
组相联：组间直接映射 + 组内全相联（折中）

4. Cache 平均访问时间

T = 命中率 \times T_c + (1-命中率) \times T_m

5. 替换算法四兄弟

算法	淘汰谁	特点
FIFO	最早进来的	简单，可能误杀常用块
LRU	最久没用的	记「年龄」，考得最多
LFU	用得次数最少的	计数器规模最大、实现最难
RAND	随机	最简单，命中率低

6. 内存编址计算

容量 = 末地址 − 首地址 + 1；芯片数 = 总容量 ÷ 单片容量。十六进制地址先用「凑整法」算：CFFFF − A0000 + 1 = 30000H = 3 × 64K = 192K。

三、输入/输出技术：五种控制方式

CPU 占用从多到少：程序查询 > 中断 > DMA > 通道 > I/O 处理机

程序查询：CPU 反复问「好了没」，最浪费
中断：设备干完了主动喊 CPU
DMA：数据块直接在内存和设备间传，每传一个数据占一个总线周期，CPU 只管开头结尾
通道 / I/O 处理机：专门的小管家，后者还能码制转换、纠错

四、总线结构

1. 串行 vs 并行

并行：多位同时传，速率高，但各线延迟不齐，只适合近距离
串行：一位一位传，可以长距离（不怕线间延迟差）

2. 总线仲裁

菊花链：离仲裁器越近优先级越高，机会不均
计数器定时查询 / 独立请求：可以做到机会均等

3. 总线带宽计算（★必考）

带宽 = 总线宽度(bit) \times 总线频率 \quad (÷8 \text{ 换成字节})

总线频率 = 时钟频率 ÷ 每传输一次花的时钟周期数
burst 猝发传输：地址只传一次，后面连传数据。例：32 位总线传 int 数组[4]（128 位）= 1 周期地址 + 4 周期数据 = 5 周期

五、嵌入式系统

1. 哈佛结构 vs 冯·诺依曼

哈佛：程序和数据分开存、独立总线，可同时取指取数，吞吐量高（DSP 用它），不强调兼容性
冯·诺依曼：程序数据混着存，强调兼容与通用

2. 板上通信接口

接口	线数	双工	特点
I2C	2 线（SCL 时钟 + SDA 数据）	半双工	多主机场景
SPI	4 线	全双工	速度快

3. AD 分辨率

分辨率 = \frac{V_{max} - V_{min}}{2^N - 1}

4. 串口传输时间

1 字节 = 1 起始位 + 8 数据位 + 1 停止位 = 10 位；传 1 字节时间 = 10 ÷ 波特率。

六、可靠性与性能评测

1. 可靠性串并联（★必考）

串联（一坏全坏）： $R = R_1 \times R_2 \times \cdots$
并联（全坏才坏）： $R = 1 - (1-R_1)(1-R_2)\cdots$

复杂结构就「套娃化简」：先算局部串联/并联，再逐层往外。

2. MTBF / MTTR

MTBF（平均无故障时间）越大越可靠
MTTR（平均修复时间）越小越可用

3. 性能指标

吞吐量 = 单位时间处理的请求数（响应时间的倒数）；资源利用率 = 使用时间 ÷ 总时间。

4. 性能评估方法

等效指令速度法（吉普森法）：按各类指令所占比例加权——考虑指令比例
基准程序法：跑标准化真实程序，考虑 OS/编译/I/O，最贴近实际

题目

先做题，再看答案

48 道题按六节分组，答案与解析统一放在最后一节，做完再往下翻～

一、体系结构概述（第 1~18 题）

第 1 题 Flynn 分类法根据计算机在执行程序过程中（1）的不同组合分类。当前主流的多核计算机属于（2）计算机。

（1） A. 指令流和数据流　B. 数据流和控制流　C. 指令流和控制流　D. 数据流和总线带宽

A. SISD
B. SIMD
C. MISD
D. MIMD

第 2 题 关于大规模并行处理 MPP，以下说法不正确的是

A. 大多数 MPP 系统使用标准的 CPU 作为处理器
B. 其互联网络通常采用商用的以太网实现
C. 是一种异步的分布式存储器结构的 MIMD 系统
D. 使用特殊的硬件和软件来监控系统、检测错误并从错误中平滑地恢复

第 3 题 以下关于多核处理器的说法中，不正确的是

A. 采用多核处理器可以降低计算机系统的功耗和体积
B. SMP、BMP 和 AMP 是多核处理器通常采用的 3 种结构，采用哪种结构与应用场景相关，而无须考虑硬件的组成差异
C. 多核处理器通过并行运算提高性能
D. 多核处理器是将两个或更多的独立处理器封装在一起，集成在一个电路中

第 4 题 多核与多处理技术融合的系统中，对调试难点问题的描述不正确的是

A. 在多核、多电路板和多操作系统环境中对操作系统和应用代码进行调试
B. 调试单一芯片中的同构和异构情况，实现整个系统的协同调试
C. 有效利用 JTAG 与基于代理调试方法，确保不同调试工具之间的顺畅协同
D. 在多核环境中调试应用程序不需考虑同步机制

第 5 题 使用多处理机系统的主要目的是实现（　）代码的并行性。

A. 操作级和指令级　B. 指令级和作业级　C. 作业级和任务级　D. 任务级和指令级

第 6 题 计算机系统是硬件和软件综合体，位于硬联逻辑层上面的微程序是用微指令编写的。以下叙述正确的是

A. 微程序一般由硬件执行
B. 微程序一般由操作系统来调度和执行
C. 微程序一般用高级语言构造的编译器翻译后执行
D. 微程序一般用高级语言构造的解释器件来解释执行

第 7 题 以下关于 CPU 和 GPU 的叙述中，错误的是

A. CPU 适合处理各种不同数据类型、大量分支跳转及中断等场合
B. CPU 利用较高的主频、高速缓存和分支预测等技术来执行指令
C. GPU 采用 MISD 并行计算架构
D. GPU 比 CPU 包含更多的计算单元和更简单的控制单元

第 8 题 执行 CPU 指令时，首先需从内存读取要执行的指令，此时先将指令的地址（　）的内容送到地址总线上。

A. 指令寄存器 IR 　B. 通用寄存器 GR 　C. 程序计数器 PC 　D. 状态寄存器 PSW

第 9 题 计算机系统组成中，（　）负责将程序指令从主存中取出送到 CPU 的执行单元进行执行。

A. 控制器　B. 高速缓存　C. 算术逻辑单元　D. 数据通路

第 10 题 以下四个选项中，（　）不属于 CPU 的组成。

A. 程序计数器　B. 指令寄存器　C. 地址译码器　D. 地址寄存器

第 11 题 某流水线有 5 段，1 段 2ns，其余 4 段各 1ns。用此流水线完成 100 个任务的吞吐率约为（　）个/s。

A. $500 \times 10^6$ 　B. $490 \times 10^6$ 　C. $250 \times 10^6$ 　D. $167 \times 10^6$

第 12 题 对 k 段流水线，各段执行时间均为 t，连续输入 n 个任务，完成 n 个任务需要的总时间为（1）。若某流水线各段时间为 7ns、8ns、9ns、6ns，则其最大加速比为（2）。

（1） A. $nkt$ 　B. $(k+n-1)t$ 　C. $(n-k) \times kt$ 　D. $(k+n+1)t$

（2） A. 4 　B. 5 　C. 6 　D. 7

第 13 题 指令分取指、分析、执行 3 步，时间分别为 5Δt、2Δt、3Δt，按重叠流水线方式执行 500 条指令需（　）。

A. 2500 　B. 2505 　C. 2510 　D. 2515

第 14 题 RISC 指令系统的特点包括（　）。①指令数量少 ②寻址方式多 ③指令格式种类少 ④指令长度固定

A. ①②③ 　B. ①②④ 　C. ①③④ 　D. ②③④

第 15 题 关于 RISC-V 的说法中，不正确的是

A. 短小精悍，不同部分能以模块化方式组织
B. RISC-V 基础指令集中只有 40 多条指令
C. RISC-V 可以免费使用，允许任何人设计、制造和销售 RISC-V 芯片和软件
D. RISC-V 也是 X86 架构的一种，它和 ARM 架构之间存在很大区别

第 16 题 立即寻址、寄存器寻址、直接寻址三种方式获取操作数的速度为（　）。

A. 立即寻址最快，寄存器寻址次之，直接寻址最慢
B. 寄存器寻址最快，立即寻址次之，直接寻址最慢
C. 直接寻址最快，寄存器寻址次之，立即寻址最慢
D. 寄存器寻址最快，直接寻址次之，立即寻址最慢

第 17 题 在机器指令的地址字段中，直接指出操作数本身的寻址方式称为（　）。

A. 隐含寻址　B. 寄存器寻址　C. 立即寻址　D. 直接寻址

第 18 题 寄存器间接寻址方式中，操作数被存放在（　）中。

A. 主存单元　B. 程序计数器　C. 通用寄存器　D. 外部存储单元

二、存储系统（第 19~28 题）

第 19 题 （1）方式根据所访问的内容决定要访问的存储单元，常用在（2）存储器中。

（1） A. 顺序存取　B. 直接存取　C. 随机存取　D. 相联存取

（2） A. DRAM 　B. Cache 　C. EEPROM 　D. CD-ROM

第 20 题 下列关于虚拟存储系统的叙述中，正确的是

A. 对应用程序员透明，对系统程序员不透明
B. 对应用程序员不透明，对系统程序员透明
C. 对应用程序员、系统程序员都不透明
D. 对应用程序员、系统程序员都透明

第 21 题 在 Cache—主存储器构成的存储系统中（　）。

A. 主存地址到 Cache 地址的变换由硬件完成，以提高速度
B. 主存地址到 Cache 地址的变换由软件完成，以提高灵活性
C. Cache 的命中率随其容量增大线性地提高
D. Cache 的内容在任意时刻与主存内容完全一致

第 22 题 Cache 的替换算法中，（　）算法计数器位数多，实现困难。

A. FIFO 　B. LFU 　C. LRU 　D. RAND

第 23 题 Cache 地址映射的块冲突概率，从高到低排列是（　）。

A. 全相联映射 → 直接映射 → 组相联映射
B. 直接映射 → 组相联映射 → 全相联映射
C. 组相联映射 → 全相联映射 → 直接映射
D. 直接映射 → 全相联映射 → 组相联映射

第 24 题 使用 Cache 改善系统性能的依据是程序的局部性原理，程序中大部分指令是（1）的。设主存读写 100ns，Cache 读写 10ns，取指令命中率 98%，取数命中率 95%，执行某类程序约有 1/5 指令需额外存取一个操作数，则每条指令的平均读取时间约为（2）ns。

（1） A. 顺序存储、顺序执行　B. 随机存储、顺序执行　C. 顺序存储、随机执行　D. 随机存储、随机执行

（2） A. 12.3 　B. 14.7 　C. 23.4 　D. 26.3

第 25 题 容量 64 块的 Cache 采用组相联映射，每块 128 字，每 4 块一组，Cache 分为（1）组。若主存容量 4096 块（按字编址），主存与 Cache 块容量一致，主存地址需要（2）位，主存组号需（3）位。

（1） A. 8 　B. 16 　C. 32 　D. 4

（2） A. 256 　B. 19 　C. 128 　D. 8

（3） A. 8 　B. 16 　C. 19 　D. 4

第 26 题 某程序执行过程中访存 1000 次，其中 Cache 缺失 50 次，则 Cache 命中率是（　）。

A. 9.5% 　B. 5% 　C. 95% 　D. 50%

第 27 题 内存按字节编址，地址从 A0000H 到 CFFFFH，共有（1）字节；用 64K×8bit 的芯片构成该空间至少需（2）片。

（1） A. 80K 　B. 96K 　C. 160K 　D. 192K

（2） A. 2 　B. 3 　C. 5 　D. 8

第 28 题 下面选项中，（　）不属于存储虚拟化的实现。

A. 基于存储设备　B. 基于存储网络　C. 基于操作系统　D. 基于主机

三、输入/输出技术（第 29~30 题）

第 29 题 数据输入和输出的控制方式中，占用 CPU 时间最多的是（　）。

A. 程序查询方式　B. 中断方式　C. DMA 方式　D. 缓冲方式

第 30 题 采用 DMA 方式传送数据时，每传送一个数据都需要占用一个（　）。

A. 指令周期　B. 总线周期　C. 存储周期　D. 机器周期

四、总线结构（第 31~36 题）

第 31 题 以下关于总线的说法中，正确的是（　）。

A. 串行总线适合近距离高速数据传输，但线间串扰会导致速率受限
B. 并行总线适合长距离数据传输，以提高通信时钟频率实现高速传输
C. 单总线结构在一个总线上适应不同种类的设备，设计复杂导致性能降低
D. 半双工总线只能在一个方向上传输信息

第 32 题 集中式总线仲裁方式中，各主设备得到总线使用权的机会基本相等，则该系统采用的方式（　）。①菊花链式查询 ②计数器定时查询 ③独立请求

A. 可能是③，不可能是①或② 　B. 可能是②或③，不可能是① 　C. 可能是②，不可能是①或③ 　D. 可能是①、②或③

第 33 题 IEEE-1394 总线菊花链拓扑最多支持 63 个节点。当 1394 总线支持 1023 条桥接总线时，最多可互连（　）个节点。

A. 1023 　B. 1086 　C. 64449 　D. 645535

第 34 题 总线规范中，（1）特性规定了总线的线数、插头插座的形状尺寸和信号线排列。某系统总线一个总线周期并行传输 4 位信息，一个总线周期占 2 个时钟周期，时钟频率 10MHz，则总线带宽为（2）Mb/s。

（1） A. 物理　B. 电气　C. 功能　D. 时间

（2） A. 20 　B. 40 　C. 60 　D. 80

第 35 题 某同步总线时钟 100MHz、宽度 32 位、地址/数据线复用（每传输一个地址或数据占一个时钟周期），支持 burst 传输，则一次「主存写」传输 int 数组 buf[4] 所需时间至少是（　）ns。

A. 20 　B. 40 　C. 50 　D. 80

第 36 题 总线宽度 32bit，时钟频率 200MHz，每 5 个时钟周期传送一个 32bit 字，则该总线带宽为（　）MB/s。

A. 40 　B. 80 　C. 160 　D. 200

五、嵌入式系统（第 37~42 题）

第 37 题 关于哈佛体系结构特征的描述，不正确的是

A. 程序和数据具有独立的存储空间，允许同时取指令和取操作数
B. 处理器内用多总线结构，一个机器周期内可多次访问程序空间和数据空间
C. 哈佛体系结构强调的是多功能，适合多种不同的环境和任务，强调兼容性
D. 处理器内部采用多处理单元，一个指令周期内可同时进行运算

第 38 题 某 16 位 AD 芯片电压范围 -5~+5V，该芯片的分辨率是（　）。

A. 10V 　B. 0.0763mV 　C. 0.1526mV 　D. 0.3052mV

第 39 题 关于 I2C 总线的说法，不正确的是

A. I2C 是一种同步、双向、半双工的两线式串行接口总线
B. I2C 由 SCL（串行时钟）和 SDA（串行数据）两条总线组成
C. I2C 是一种同步、双向、全双工的 4 线式串行接口总线
D. I2C 最初为微处理器与电视机外围芯片连接提供简单方法

第 40 题 72MHz 的 Cortex-M3/M4 系统用中断模式接收串口数据，波特率 115200，无硬件 FIFO，格式「1 起始 + 8 数据 + 无校验 + 1 停止」，则最大允许屏蔽中断的时间约是（　）。

A. 11.5μs 　B. 87μs 　C. 23.4μs 　D. 17μs

第 41 题 下列做法中不利于嵌入式应用软件移植的是（　）。

A. 采用层次化设计和模块化设计
B. 尽量直接使用 C 语言的数据类型
C. 将不可移植的部分局域化，集中在某几个特定文件中
D. 在操作系统和应用软件之间引入一个中间件层

第 42 题 「要求嵌入式操作系统能运行在不同的微处理器平台上，能针对硬件变化进行结构与功能上的配置」属于嵌入式操作系统的（　）特点。

A. 可定制　B. 实时性　C. 可靠性　D. 易移植性

六、可靠性与性能评测（第 43~48 题）

第 43 题 性能评价指标中，（　）指系统在单位时间内处理请求的数量。

A. 系统响应时间　B. 吞吐量　C. 资源利用率　D. 并发用户数

第 44 题 计算机系统性能一方面是（1），即能正常工作的时间；另一方面是处理能力，包括吞吐率、响应时间和（2），即给定时间区间中各种部件被使用的时间与整个时间之比。

（1） A. 可用性　B. 安全性　C. 健壮性　D. 可伸缩性

（2） A. 可靠性　B. 资源利用率　C. 系统负载　D. 吞吐率

第 45 题 计算机系统性能评估中，（1）考虑了各类指令在程序中所占的比例；（2）考虑了 I/O 结构、操作系统、编译程序效率的影响，可较准确评估实际性能。

（1） A. 时钟频率法　B. 等效指令速度法　C. 综合理论性能法　D. 基准程序法

（2） A. 时钟频率法　B. 等效指令速度法　C. 综合理论性能法　D. 基准程序法

第 46 题 用 MTBF 和 MTTR 分别表示系统的可靠性和可用性，（　）表示系统具有高可靠性和高可用性。

A. MTBF 小，MTTR 小　B. MTBF 大，MTTR 小　C. MTBF 大，MTTR 大　D. MTBF 小，MTTR 大

第 47 题 某系统可靠性结构中，部件可靠度为 R1、R2、R3、R4（R1、R2 并联后与 R3 并联，再与 R4 串联），该系统可靠度为（　）。

A. $[1-(R_1+R_2)R_3]+R_4$
B. $[1-(1-R_1 R_2)(1-R_3)]R_4$
C. $(1-R_1 R_2)(1-R_3)R_4$
D. $(1-R_1)(1-R_2)R_3(1-R_4)$

第 48 题 某系统由 3 个部件组成，每个部件千小时可靠度均为 R，系统千小时可靠度为 $[1-(1-R)^2]R$ ，则该系统的构成方式是（　）。

A. 3 个部件串联
B. 3 个部件并联
C. 前两个部件并联后与第三个部件串联
D. 2 个部件串联

答案与解析

第 1 题 —— 答案：（1）A（2）D

Flynn 按指令流和数据流的组合分四类；多核每个核跑各自的指令流处理各自数据，是 MIMD。

第 2 题 —— 答案：B

MPP 各节点通过低延迟高带宽的专用通信网络互联，不是商用以太网。其余三项都是 MPP 的正确特征。

第 3 题 —— 答案：B

SMP/BMP/AMP 三种结构硬件组成不同，不能「无须考虑硬件差异」。

第 4 题 —— 答案：D

多核调试必须考虑同步机制，不同步会产生二义性。

第 5 题 —— 答案：C

多处理机把任务分解成可同时执行的进程，实现作业级和任务级并行（指令级并行是流水线/阵列机的事）。

第 6 题 —— 答案：A

六级层次中微程序机器是实际机器，微指令编写的微程序由硬件直接执行。

第 7 题 —— 答案：C

GPU 是 SIMD 架构；MISD 是理论模型，几乎没有实际应用。

第 8 题 —— 答案：C

PC 存放下一条指令的地址，取指令前先把 PC 送地址总线。IR 存指令本身，GR 暂存数据，PSW 存标志位。

第 9 题 —— 答案：A

控制器负责取指令和协调各部件；运算器才管算术逻辑。

第 10 题 —— 答案：C

地址译码器位于内存或 I/O 控制逻辑中，把二进制地址译码指向物理空间，不属于 CPU。PC、IR、地址寄存器都在 CPU 里。

第 11 题 —— 答案：B

总时间 = (2+1+1+1+1) + 99×2 = 204ns；吞吐率 = 100 ÷ 204ns ≈ $490 \times 10^6$ 个/s。

第 12 题 —— 答案：（1）B（2）A

各段等长 t 时总时间 = kt + (n-1)t = (k+n-1)t；加速比 = 顺序总时间 ÷ 流水线周期 = (6+7+8+9+6) ÷ 9 = 36 ÷ 9 = 4。

第 13 题 —— 答案：B

总时间 = (5+2+3)Δt + 499×5Δt = 10 + 2495 = 2505Δt（最长段 5Δt 决定节拍）。

第 14 题 —— 答案：C

RISC：指令少（①）、格式种类少（③）、长度固定（④）；寻址方式少不是多，②错。

第 15 题 —— 答案：D

RISC-V 是独立的开源 RISC 架构，和 x86（CISC）不是一家；ARM 是商业 RISC 架构。

第 16 题 —— 答案：A

立即寻址操作数就在指令里（最快）> 寄存器寻址（不访存）> 直接寻址（要访主存，最慢）。

第 17 题 —— 答案：C

指令中直接给出操作数本身 → 立即寻址（给出地址的是直接寻址）。

第 18 题 —— 答案：A

寄存器间接寻址：寄存器里放的是地址，操作数在主存单元。

第 19 题 —— 答案：（1）D（2）B

相联存取按内容查找（关键字比较），典型应用是 Cache。

第 20 题 —— 答案：A

虚拟存储对应用程序员透明（程序无需修改）；系统程序员要配物理地址↔逻辑地址转换，不透明。

第 21 题 —— 答案：A

地址变换由硬件完成（速度优先）；命中率随容量增大但非线性；Cache 内容只是主存子集，不保证任意时刻一致。

第 22 题 —— 答案：B

LFU 统计累计访问次数，计数器规模比 LRU（只记近期）更大，实现最难。

第 23 题 —— 答案：B

直接映射（只能去唯一块）冲突最多 > 组相联（组内自由）> 全相联（随便放）。

第 24 题 —— 答案：（1）A（2）B

局部性原理：指令顺序存储、顺序执行。平均时间 = 取指令 + 取数两部分：

(10 \times 98\% + 100 \times 2\%) + (10 \times 95\% + 100 \times 5\%) \times \frac{1}{5} = 11.8 + 2.9 = 14.7\,ns

第 25 题 —— 答案：（1）B（2）B（3）D

64 块 ÷ 4 块/组 = 16 组；主存 4096 块 = $2^{12}$ ，每块 128 字 = $2^7$ ，地址 = 12+7 = 19 位；Cache 16 组 → 主存组号 $\log_2 16$ = 4 位。

第 26 题 —— 答案：C

命中率 = (1000-50) ÷ 1000 = 95%。

第 27 题 —— 答案：（1）D（2）B

CFFFF − A0000 + 1 = 30000H = $3 \times 16^4$ = 192K 字节；192K×8 ÷ 64K×8 = 3 片。

第 28 题 —— 答案：C

存储虚拟化基于主机级 / 存储设备级 / 存储网络级，没有「操作系统级」。

第 29 题 —— 答案：A

程序查询要 CPU 反复查询状态，最浪费时间；DMA 只在起止时用 CPU。

第 30 题 —— 答案：B

DMA 每传一个数据占用一个总线周期（DMA 周期即总线读写周期）。

第 31 题 —— 答案：C

单总线适应多种设备但设计复杂性能低。并行总线只宜近距离（A、B 说反了）；半双工可分时双向（D 错）。

第 32 题 —— 答案：B

菊花链离仲裁器近的优先级高，机会不均；计数器定时查询和独立请求都可实现机会均等。

第 33 题 —— 答案：C

63 节点 × 1023 桥接 = 64449。

第 34 题 —— 答案：（1）A（2）A

线数、插头插座形状尺寸属物理特性；带宽 = (4bit ÷ 2 周期) × 10MHz = 20Mb/s。

第 35 题 —— 答案：C

int[4] = 128 位 ÷ 32 位 = 4 个数据周期 + 1 个地址周期（复用线）= 5 周期 × 10ns = 50ns。

第 36 题 —— 答案：C

总线频率 = 200 ÷ 5 = 40MHz；带宽 = 32bit × 40MHz ÷ 8 = 160MB/s。

第 37 题 —— 答案：C

哈佛结构为速度和吞吐量而生，不强调兼容性；强调多功能兼容的是冯·诺依曼结构。

第 38 题 —— 答案：C

分辨率 = [5−(−5)] ÷ ( $2^{16}-1$ ) = 10 ÷ 65535 ≈ 0.0001526V = 0.1526mV。

第 39 题 —— 答案：C

I2C 是半双工、2 线（SCL+SDA）；「全双工 4 线」是 SPI 的特征。

第 40 题 —— 答案：B

1 字节 = 1+8+1 = 10 位；传输时间 = 10 ÷ 115200 ≈ 87μs，这就是中断必须在这段时间内处理完的时限。

第 41 题 —— 答案：B

C 的 int/char 等类型在不同平台大小可能不同，直接用不利于移植（应该 typedef 自定义类型隔离）。

第 42 题 —— 答案：A

「针对硬件变化进行结构与功能的配置」= 可定制（关键词：配置）。

第 43 题 —— 答案：B

吞吐量 = 单位时间处理的请求数（响应时间的倒数）。

第 44 题 —— 答案：（1）A（2）B

性能两大方面：可靠性（可用性）+ 处理能力（吞吐率、响应时间、资源利用率）。

第 45 题 —— 答案：（1）B（2）D

等效指令速度法（吉普森法）按指令比例加权；基准程序法跑真实程序，考虑 OS/编译/I/O，最贴近实际。

第 46 题 —— 答案：B

MTBF 越大越不容易坏（可靠），MTTR 越小修得越快（可用）→「大好、小好」。

第 47 题 —— 答案：B

套娃化简：R1R2 串联 → 与 R3 并联取补 → 与 R4 串联相乘： $[1-(1-R_1 R_2)(1-R_3)]R_4$ 。

第 48 题 —— 答案：C

$[1-(1-R)^2]$ 是两个部件并联的结构，再乘 R 说明与第三个部件串联。

第二章 计算机硬件基础知识（1~2 分）

第二章计算机硬件基础知识（1~2 分）